IBM и Rapidus подготвиха доклад за конференцията IEDM 2024, в който отчетоха напредъка в масовото производство на 2nm чипове. Партньорите са разработили метод за производство както на високопроизводителни, така и на нискоенергийни модификации на 2nm чипове. И двата технически процеса са напълно контролируеми и ще бъдат приложени на практика в Япония в завода Rapidus до края на десетилетието.

Преди повече от 10 години IBM започна заедно със Samsung да разработва gate-all-around (GAA) транзистори, базирани на стек от транзисторни канали, направени от наностраници. Тогава пътищата им се разделиха. Samsung започна самостоятелно да развива идеята за GAA транзистори, а IBM преди две години взе за партньор японската Rapidus, която беше създадена като японски отговор на TSMC. Партньорите имаха за цел Rapidus да се превърне в център на глобално контрактно производство на полупроводници от 2027 г. Това е напълно възможно, ако внезапно се случи нещо непоправимо с TSMC и през следващите пет години може да има много промени в тихоокеанския регион.

При преминаването към производството на 2-nm транзистори всички производители, включително и IBM и Rapidus, изоставиха FinFET транзисторите. Транзисторните канали бяха върнати от вертикално положение в хоризонтално и бяха представени във вид на няколко нива на нанопроводници или наностраници, разположени едно над друго в рамките на един транзистор. Каналите се оказаха наноструктури, изцяло заобиколени от затвори. Това направи възможно поддържането на работните токове, въпреки че самите транзистори станаха още по-малки.

Компаниите бяха изправени пред предизвикателството да произвеждат масово малки транзистори, така че отделните компоненти да не бъдат замърсени с предназначените за други материали. IBM и Rapidus до голяма степен са преодолели този проблем и демонстрират способността да произвеждат GAA транзистори с няколко прагови напрежения в каналите: с високи за маломощната електроника и ниско за високопроизводителната електроника.

На конференцията IEDM 2024, IBM и Rapidus представиха технологията за селективно намаляване на слоевете – пространството между n-тип и p-тип полупроводникови канали. В зависимост от дебелината на това пространство, праговото напрежение ще варира от по-високо до по-ниско. Дебелината се задава на етапа на производството на транзистора и определя дали чипът ще бъде производителен или енергийно ефективен. Партньорите представиха два варианта на процеса: SLR1 и SLR2. Технологията SLR1 осигурява високо прагово напрежение, а SLR2 — ниско.

Също така IBM и Rapidus са успели значително да намалят замърсяването с йони на изолационния субстрат под транзисторите по време на плазмената обработка на чиповете и при производствения процес — ецването.

Кадзуюки Томида (Kazuyuki Tomida), който е генерален мениджър на Rapidus US, също отбеляза: „Технологията Multi-Vt [многопрагово напрежение] е критичен компонент в нашата архитектура на наностраници. Съвместното публикуване с IBM Research на този изследователски документ на конференцията IEDM представлява важен крайъгълен камък за Rapidus. Това постижение засилва нашата увереност в реализирането на целта ни — производство на нашето усъвършенствано съоръжение за полупроводници IIM, което се намира в Хокайдо.“