Наситената програма за конференцията ISSCC 2026, която ще се проведе през февруари следващата година, включва много интересни теми. Сред тях е „как да се реализират 5000-ватови графични процесори“. Идеята идва не от някой друг, а от изтъкнат изследовател на Intel с над 25 години опит в компанията, според Computer Base.

Каладхар Радхакришнан (Kaladhar Radhakrishnan) има дълга и активна кариера в областта на технологиите за захранване на микросхеми и компоненти. Многобройни публикации с неговите трудове са достъпни онлайн. На конференцията ISSCC през февруари 2026 г. той ще представи един от най-новите си проекти, който е напълно в съответствие с настоящите тенденции: интегрирани решения за регулиране на напрежението за 5 kW графични процесори. Презентацията ще се проведе на 19 февруари като част от панелна дискусия, озаглавена „Осъществяване на бъдещето на изкуствения интелект, високопроизводителните изчисления (HPC) и чиплетната архитектура: от кристали до корпуси и стелажи“.

Ключовата идея зад предложението — използване в графичните процесори на интегрирани регулатори на напрежението (IVR). Самата IVR технология не е нова за индустрията. Въпреки това, използването ѝ в графичните процесори за осигуряване на значително по-висока мощност е все още сравнително ново. Следващото поколение големи графични процесори в ИИ-ускорителите ще консумират между 2300 и вероятно 2700 вата. Говори се, че Vera Rubin Ultra на Nvidia и неговият наследник, Feynman Ultra, ще консумират над 4000 вата. Следователно, целта на Intel от 5 kW за GPU не е нереалистична цифра за бъдещето. Предполага се, че използването на IVR в графичните процесори ще изисква внедряването на технологията за опаковане на чипове Foveros-B. Не се очаква тази технология да бъде налична до 2027 г. Компанията възнамерява да привлече външни клиенти чрез своето контрактно производство Foundry.

Както съобщава Computer Base, TSMC също работи по този въпрос със своите партньори. GUC, член на екосистемата на TSMC, наскоро обяви, че е подала IVR за отстраняване на грешки като част от CoWoS-L. Последното представлява най-модерното решение на TSMC за корпусиране на големи интерпозери. Очаква се CoWoS-L да бъде наличен през 2027 г. и ще замени CoWoS-S, който в момента се използва за опаковане на повечето чипове от компании като Nvidia, AMD и други.