AMD разкри допълнителни технически подробности за архитектурите Zen 6 и Zen 6c, които са в основата на процесорите EPYC 9006 Venice от шесто поколение. Новите процесори, които вече се доставят на клиентите на AMD са предназначени да се конкурират с чиповете Nvidia Vera и Intel Granite Rapids-AP. Специализираният портал Tom’s Hardware представи първите независими тестове на новите чипове.

За производството на изчислителните кристали (CCD) на архитектурите Zen 6 и Zen 6c се използва авангардният 2-нанометров технологичен процес TSMC N2P. В сравнение с N3E, използван за Zen 5, новата технология осигурява или увеличение на честотата с 18% при същото енергопотребление, или намаление на енергопотреблението с 36% при същата скорост.

Конструкцията на Zen 6 e позволила увеличаване на броя на ядрата на един кристал с 50%.

Стандартният CCD на Zen 6 вече побира до 12 ядра (48MB L3 кеш). Въпреки увеличаването на броя на ядрата до 12 на CCD, инженерите на AMD са успели да запазят закъснението при достъп до L3 кеша на същото ниво – само 13 такта, както и при Zen 5. Внедряването на промените е позволило да се обяви ръст на средногеометричния показател IPC (брой инструкции, изпълнявани за такт) при задачи, свързани с изкуствен интелект и сървърни натоварвания с 27%. Максималната честота на процесорите Zen 6 се е увеличила до 5,3 GHz (спрямо 5,0 GHz при Zen 5).

За чиплетите, базирани на енергийно ефективните ядра Zen 6c се обявява най-големият скок в плътността. Сега един такъв кристал побира до 32 ядра (два пъти повече, отколкото в Zen 5c). AMD е удвоила обема на L3 кеша на ядро в Zen 6c (до 4MB), поради което общият обем на кеша на чиплет се е увеличил четирикратно – до 128MB, а максималната тактова честота е достигнала 4,1 GHz (спрямо 3,7 GHz при Zen 5c). Важно е да се отбележи, че Zen 6 и Zen 6c използват абсолютно една и съща микроархитектура в ядрото. За разлика от E-ядрата на Intel, които се базират на отделна архитектура и не поддържат много от инструкциите на P-ядрата, Zen 6c представлява просто оптимизиран по площ дизайн на стандартно ядро с по-ниска консумация на енергия и по-ниски честоти.

В рамките на новите архитектури Zen 6 и Zen 6c са въведени отделни планиращи модули за целочислени изчисления (Integer Schedulers) и е разширен физическият регистърен файл до 352 записи. Блокът за векторни изчисления е получил вградена поддръжка на инструкции с точност FP16, като е запазил пълна обратна съвместимост с AVX-512, а пропускателната способност при зареждане на FP-данни е нараснала до две 512-битови или четири 256-битови зареждания на такт. Кешът за операции се е увеличил от 6000 до 6750 записа, а пропускателната способност на подаване е нараснала от 12 до 18 операции на такт.

Сървърните процесори Zen 6 за сокет SP7 се отличават с наличието на два чипа за вход-изход (IOD) вместо един, разположени в центъра на чипа, което позволи реализирането на поддръжка на 16-канална оперативна памет. Декларирана е съвместимост с паметни модули MRDIMM в конфигурация 1DPC със скорост на пренос на данни до 12 800 MT/s (при модули RDIMM се поддържа скорост до 8 000 МТ/s), което осигурява пикова пропускателна способност до 1,6 TB/s на един сокет (до 1 TB/s при използване на RDIMM). Платформата поддържа инсталирането на до 8TB памет на един сокет.

За системите с SP7 също така е обявена поддръжка на интерфейса PCIe 6.0 със скорост до 64 Gbit/s на линия. Еднопроцесорната (1P) конфигурация на SP7 има достъп до 96 PCIe 6.0 линии, докато двупроцесорната (2P) платформа предлага до 128 линии. Всяка конфигурация се доставя и с „бонусни“ линии PCIe 4.0 – или 8 за 1P-конфигурациите и 16 за 2P.

При системите с SP8 конектор броят на каналите за памет е намален в полза на PCIe линиите. Конекторът SP8 има по-малки размери – 62,5 × 80 милиметра, а самата платформа поддържа 8 канала памет вместо 16 (като се запазва поддръжката на MRDIMM модули със скорост на предаване на данни до 12 800 МТ/s). Пропускателната способност на паметта при използване на MRDIMM модули при максималната поддържана скорост е 819 GB/s, а при използване на RDIMM модули – 512 GB/s. Чиповете SP8 имат достъп до 64 линии PCIe 6.0 на един IOD (общо 128 линии в сокета плюс 8 линии PCIe 4.0), а в двупроцесорните (2P) конфигурации на SP8 са достъпни до 192 линии PCIe 6.0 и 16 допълнителни линии PCIe 4.0. И двете платформи поддържат стандарта CXL 3.1.

EPYC Venice също така ще бъде първата платформа с поддръжка на софтуерно-хардуерната технология MEXT, която използва бърза флаш памет като разширение на DRAM. С помощта на AI алгоритми системата предвижда достъпите до паметта и изчиства неизползваните страници. Според AMD при критични задачи в областта на проектирането на електроника (EDA) това позволява запазването на 95% от първоначалната производителност на сървъра при физическо намаляване на обема на скъпата DRAM с 50%. Дори при намаляване на достъпния обем памет до 25%, производителността на приложението се запазва на ниво 80%, както твърди AMD.

Допълнителните характеристики на архитектурите и вътрешните бенчмаркове на AMD можете да разгледате в галерията по-долу.

Порталът Tom’s Hardware разполага с две конфигурации с два процесора (2P) на базата на сокет SP7: 256-ядрен EPYC 9996 (общо 512 ядра и 1024 нишки на система, честота до 4,1 GHz) и 96-ядрен EPYC 9686F (384 нишки на система, честота до 5,0 GHz).

В тестовете SPEC CPU 2026 за целочислена многонишкова пропускателна способност (intrate) двупроцесорната система с EPYC 9996, благодарение на оптимизациите на Zen 6 и огромния пул от потоци изпревари предишния флагман EPYC 9965 (Zen 5) с цели 93%. Оптимизираният по честота EPYC 9686F се оказа с 19% по-бърз от 128-ядрения чип от предишното поколение EPYC 9755 и със 17% изпревари процесора Nvidia Vera.

В тестовете с плаваща запетая (fprate) архитектурата Zen 6 демонстрира двукратно предимство пред Zen 5, а EPYC 9686F изпревари Nvidia Vera с 40%.

В еднонишков тест с PyBench флагманският процесор EPYC 9686F с висока тактова честота се оказа с 32% по-бърз от чипа на Nvidia благодарение на архитектурните подобрения и високата тактова честота.

В Blender новият EPYC 9996 завършва сложни сцени (например Barbershop) с 35% по-бързо от предшественика си. При задачите за компилиране на код (LLVM, Godot, ImageMagick) процесорите Venice си върнаха безспорното първо място, изпреварвайки чиповете с архитектура Arm (Vera).

Резултатите от останалите тестове можете да видите в статията на Tom’s Hardware.