IBM отбеляза напредък в разработването на технология за производство на чипове от следващо поколение, която се очаква да подобри значително изчислителните процесори и чиповете за памет. Компанията представи 0,7-nm технологичния процес Nanostack през юни 2026 г. Сега стана известно, че през първото тримесечие на 2027 г. заинтересованите разработчици ще получат комплекти за проектиране (PDK) за него.

Технологията на IBM развива настоящите методи за производство на полупроводници. Най-съвременният от масово произвежданите днес технологични процеси е с размер 2 nm. След това Intel и TSMC планират да преминат към 18A, A16 и A14, където буквата „A“ означава ангстрьоми, а един нанометър е равен на 10 ангстрьома.

В такава система за обозначения разработката на IBM съответства на 7 Å. Трябва да се има предвид, че цифрите в наименованията на съвременните технологични процеси отдавна са се превърнали в маркетингов ход и не съвпадат с физическия размер на елементите на транзистора. Новият технологичен процес трябва да доведе до подобрения в няколко направления:

• плътност на разположението на транзисторите
• производителност
• енергопотребление
• мащабиране на SRAM паметните клетки

Още по темата:

Какво всъщност се крие във вътрешността на електронните елементи и как функционират те?

За какво служи PDK

PDK служи как основен инструмент, без който е невъзможно да се проектира микросхема за конкретен технологичен процес. С помощта на такива набори разработчици на чипове като NVIDIA и AMD създават своите продукти. В комплекта се включват:

• ръководства за правила за проектиране (design rules)
• средства за проверка на спазването на тези правила (DRC)
• скриптове за генериране на топология в системи за автоматизирано проектиране на електроника (EDA) от Cadence, Synopsys и други компании

Според IBM наборите ще станат достъпни през първото тримесечие на 2027 г. Разработчиците ще могат да оценят технологията Nanostack за 7-ангстремови чипове много преди нейното широко внедряване и да усвоят предварително новите правила за проектиране.

Същността на Nanostack се състои в това, че транзисторите са разположени вертикално един над друг с отместване. Този подход позволява n-тип и p-тип транзистори да се оптимизират поотделно. Подобна идея в индустрията се развива под наименованието CFET (комплементарни полеви транзистори), където n- и p-транзисторите също се подреждат един върху друг, а не се разполагат един до друг.

Транзисторите от n-тип (NMOS) образуват така наречената „pull-down“ верига. Те се създават чрез легиране на силиция с елементи, които предоставят по един свободен електрон за проводимост. Транзисторите от p-тип (PMOS) образуват „вдигаща“ верига, а тяхната проводимост се основава на „дупки“, тоест свободни места за електрони.

Заедно тази двойка съставлява основата на CMOS-логиката. В състояние на покой един от транзисторите в двойката винаги е затворен, така че през схемата не протича постоянен ток и чипът почти не консумира енергия. Именно на този принцип е изградено преобладаващото мнозинство от съвременните процесори, което прави 0,7-нанометровия процес важен крайъгълен камък за бъдещето на изчислителната техника.