Samsung, която е един от най-големите производители на чипове в света твърди, че е разработила нова технология, която би могла да допринесе за създаването на истински чипове от следващо поколение. Новата 3D Stacked FET архитектура на южнокорейската компания променя начина, по който са подредени транзисторите, като потенциално прави възможно създаването на по-малки, по-гъсто разположени и значително по-мощни чипове.

Технологията 3D Stacked FET на Samsung

Наскоро компанията представи доклад, озаглавен „Първа демонстрация на 3D Stacked FET с разстояние между гейтовете от 42 nm, включваща трислойни нанолистови канали за усъвършенствани логически приложения“ на симпозиума VLSI 2026. На конференцията, която се проведе от 14 до 16 юни докладът на Samsung беше избран за най-добър доклад сред повече от 1000 подадени предложения и получи оценка 8,29 от 10. Той беше избран и като един от техническите акценти на VLSI 2026 и беше включен в официалия прескит на конференцията.

Симпозиумът VLSI е една от най-важните технически конференции в полупроводниковата индустрия, на която изследователи, учени и инженери обсъждат нововъзникващите технологии и революционни иновации.

Традиционно развитието на полупроводниковата технология се осъществяваше чрез намаляване на размерите на транзисторите, за да се побере по-голям брой от тях на една и съща площ, като по този начин се подобряваха както производителността, така и енергийната ефективност. Съществуват обаче физически ограничения за това колко малки могат да станат отделните транзистори. Въпреки десетилетия на иновации, транзисторите до голяма степен продължават да бъдат разположени един до друг в двуизмерна равнина.

С течение на годините архитектурата на транзисторите еволюира от планарни транзистори към FinFET и по-скоро към транзистори от типа Gate-All-Around (GAA). Samsung е разработила технология, която вертикално подрежда един върху друг два различни типа транзистори – от n-тип и от p-тип. Този подход може значително да намали необходимото пространство върху чипа.

Макар концепцията да звучи просто, вертикалното подреждане на транзисторите поставя редица предизвикателства, сред които захранването, еднородността на производството и електрическите смущения.

След това Samsung демонстрира технологията, използвайки 42 nm разстояние между гейтовете, което се отнася до разстоянието между съседните гейтове на транзисторите. Това постижение подсказва, че архитектурата 3D Stacked FET на компанията би могла да бъде приложена към усъвършенствани технологични възли в бъдеще. Samsung оцени също така еднородността на технологията, като сравни електрическите характеристики на множество структури върху една силициева пластина и установи, че резултатите са последователни.

Тази нова технология представлява значителен преход от традиционните планарни дизайни на чипове към истинска триизмерна транзисторна архитектура. Такъв подход би могъл да позволи създаването на чипове с много по-висока плътност на транзисторите, по-добра производителност и подобрена енергийна ефективност. Samsung не е разкрила кога технологията би могла да бъде пусната на пазара или използвана в масово произвеждани продукти.