Samsung Electronics е готова да стартира процеса по опаковане на 3D-чипове през 2024 г. Този иновативен подход включва вертикално подреждане на хетерогенните полупроводници, поставяйки началото на нова ера във високопроизводителните чипове с изкуствен интелект и с ниско енергопотребление.

За разлика от традиционното хоризонтално разполагане на чиповете, 3D-опаковането включва подреждане на транзисторите във вертикално положение. Тази конфигурация позволява по-бързата обработка на данните между полупроводниците и значително подобрява енергоефективността. Необходимостта AI да функционира изисква технологията да бъде възможно най-много енергийно ефективна и пространственото опаковане е полезно в това направление.

Движещата сила зад тази инициатива е използването на усъвършенстваната SAINT технология (Samsung Advanced Interconnectivity Technology). Този иновативен процес включва свързване на различни видове чипове, за да работят безпроблемно като единен блок. За разлика от обичайното хоризонтално разположение, 3D опаковката разполага с вертикално разположение на микросхемите.

Samsung Electronics успешно завърши техническата проверка на SAINT (Samsung Advanced Interconnection Technology). Тя се състои в подреждане на SRAM, която служи за временно съхранение на данните върху процесора. Samsung планира да завърши тестовете на технологията SAINT-D през следващата година. SAINT-D включва в себе си поставяне на DRAM за съхранение на данните върху CPU и GPU. SAINT-L е в процес на разработка, за да побере допълнителни копроцесори.

Новият производствен процес ще се използва конкретно за създаване на чипове, които могат да управляват AI модели на отделно устройство. Конкурентите на Samsung също не стоят на едно място. TSMC, UMC и Intel също се съревновават в разработването на съвременни технологии за опаковане. TSMC предлага услуга за 3D опаковка SoIC, която обслужва големите играчи като Apple и NVIDIA. Intel използва Foveros, която представлява собствена технология за 3D-опаковане, за масово производство.